High Speed Circuit Board Signal Integrity on FR4 PCB
입출력을 위한 직렬 구조의 인터페이스 PCI Express(PCIe : Peripheral Component Interconnect Express)는 레인(lane)의 수에 따라 대역폭이 넓어지며 PCIe Gen3 기준 8GT/s의 데이터 속도로 레인당 1GB/s, 최대 32GB/S의 대역폭을 지원한다.
레인은 송신과 수신이 따로 이루어지는 두 개의 Differential-pair로 구성되어 있으며 Differential Impedance 85Ω으로 PCB 신호선을 배선한다.
일반적으로 사용하는 PCB 재료 FR-4의 물성 중 Dk(Dielectric constant)는 4.4이고 Df(Dissipation factor) 0.02이다.
SIwave의 W-Element 기능을 활용하여 4층으로 설계된 FR-4 PCB에서 PCIe Gen3 Differential-pair 신호선의 길이에 따른 S-parameter 확인하고 신호선의 길이 최적화와 배선방법에 대해 확인한다.
신호선 분석 방법은 다음과 같다.
1. SIwave ‘Impedance scan’ 시뮬레이션으로 신호선의 Differential Impedance를 확인한다.
2. 신호선을 선택하고 Properties의 ‘Net Length Compute’ 하여 신호선의 전체길이를 확인한다.
3. ‘Layer Stackup Wizard’에서 Differential-pair Trace의 Width, Pitch를 입력하여 ‘Differential Nets Analysis’한다
4. ‘Differential Nets Analysis’결과로 신호선의 Differential Impedance 확인 후 ‘Use width/pitch in W-element’ 실행한다.
5. ‘Set Frequency range’ 클릭하여 해석할 주파수 대역을 설정한다.
6. [IL/RL/FEXT/NEXT] 실행하고, 신호선의 길이를 [Tline Length]에 입력하여 이상적인 S-parameter를 확인한다.
7. [Tline length] 변경하여 S21이 -3db 이하일때 S11의 db가 가장 낮은 신호선길이 101mm을 확인한다.
8. PCB Trace 길이를 101mm로 설계 수정하고 Simulation 하여 S-parameter를 비교한다.
PCB에서의 Differential-pair 신호선은 부품의 Footprint와 Footprint를 연결하기 위해 배선이 되는데, Footprint Pin 또는 Pad 구조에 따라 결합구조 유지가 불가능하여 Mismatch 구간이 발생하게 되고 신호선의 배선경로에 따라 길이의 오차도 발생할 수 있다. 위에서 해석한 신호선의 길이는 Differential-pair 신호선의 결합 / 비결합 구간을 포함한 총 길이이고 Footprint pad에서의 Impedance mismatch등 여러가지 변수가 고려되지 않아 W-element의 S-parameter와 설계된 PCB 신호선의 S-parameter와 차이가 확인된다.
신호선은 PCB 재료의 Dk와 Df, 신호선의 길이 그리고 통신 주파수의 영향이 있다. W-Element Analysis를 통해 고정된 Dk, Df, 통신주파수에서 배선의 길이로 최적화가 가능하고 Dk, Df 특성이 좋은 PCB 재료를 선정으로도 가능함을 확인하였다.
PCB에서 Differential-pair 신호선의 배선은 일정한 두께와 거리, 대칭구조를 유지하여 배선해야 하며 통신속도에 따라 Intra-pair Skew 최소화를 위한 튜닝도 필요하다.
