PCB 설계 시 전자기 호환성에 대한 몇 가지 간단한 지침을 따르면 시간과 비용을 절약할 수 있으며 시뮬레이션 소프트웨어가 도움이 될 수 있다.
PCB의 모든 고속 신호는 입체 평면을 참조해야 한다. PCB에 흐르는 전류는 전체 회로 루프를 완료하고 기준 평면을 통해 소스(그림 1a의 노란색 화살표)로 돌아와야 한다. 귀환 전류는 항상 최소 “저항” 경로를 선택하고 루프 인덕턴스를 최소화하기 위해 입사 전류 경로와 관련하여 가장 작은 루프를 형성한다(그림 1b 참조).
Signal reference가 올바르게 포함되어 있지 않은 경우 제품에 잠재적인 EMI 문제가 발생할 수 있다. 몇 가지 중요한 Signal reference 관련 설계 지침을 알아보자. 또한 내장된 EMI 스캐너를 통해 Ansys SIwave가 PCB의 자동 및 사용자 지정 가능한 Signal reference 규칙 검사를 통해 잠재적 문제 영역을 식별하는 방법을 살펴볼 것이다.
Rule 1: Net Changing Refernce
일반적으로 고속 신호 트레이스는 PCB의 vias를 통해 여러 레이어를 변화시킨다. 이렇게 하는 동안 귀환 전류가 두 레이어 사이에서 어떻게 역류하는지 잊어버리는 경향이 있는데 근접성으로 인해 트레이스가 상위 레이어에 있을 때 Plane 1을 참조하고 via를 통해 하위 레이어로 이동할 때 Plane 2를 참조하는데 이는 그림 2a에 설명되어 있다. 귀환 전류 경로가 끊어지기 때문에 의도하지 않은 EMI 문제와 via영역에서 원치 않는 방사가 발생할 수 있다.
Reference 변경이 불가피한 경우 두 Reference Plane은 스티칭 커패시터 또는 via를 통해 연결되어야 한다. 이것들은 신호 전이 영역에 최대한 가깝게 배치되어야 하며, 그림 2b와 같이 귀환 전류가 가능한 가장 짧은 루프를 형성하도록 흐르게 해야 한다.
Rule 2: Net Near Edge of Reference
트레이스가 기준 평면의 가장자리 근처로 라우팅 되지 않으면 전기장이 트레이스에서 기준 평면으로 잘 결합되고 PCB 내에 잘 포함된다. 그림 3a는 참조 평면이 있는 트레이스의 예를 보여준다. 반면에 트레이스가 참조 평면의 가장자리 근처로 라우팅 되면 (그림 3b) E-필드 라인은 더 이상 포함되지 않으며 의도 한 PCB 평면 외부로 누출될 수 있다.
누출된 E-필드 라인은 시스템 내 인접 보드의 트레이스에 의도하지 않은 커플 링을 유발할 수 있다. 또한 전기장이 시스템에서 나가는 케이블에 연결되면(그림 3c) 의도하지 않은 방사 및 방사 방출 문제가 발생할 수 있다.
Rule 3: Net Crossing Split
때때로 PCB 설계자는 고속 트레이스 참조 평면에 분할을 도입할 수 있다. 그림 4a는 귀환 전류가 분할 주위로 돌아가도록 하는 기준 평면의 분할을 보여준다. 이는 더 긴 경로, 더 높은 루프 인덕턴스 및 EMI 문제를 의미한다. 분할은 권장되지 않지만 피할 수 없는 경우 그림 4b에 표시된 것처럼 분할에 스티칭 커패시터를 사용하면 분할 전체에 큰 편차 없이 고주파 귀환 전류 경로를 제공한다. 이 커패시터는 가능한 한 그물 교차점에 가깝게 배치해야 한다.
Net Crossing Split 예: 시뮬레이션과 실제 테스트 요구 사항과의 관계
그림 5의 PCB 예에서 EMI 스캐너의 네트 교차 분할 규칙은 네트 SPI1_SCK가 참조 평면에서 두 개의 다른 분할을 교차하는 두 지점을 식별하고 위반으로 보고한다.
분석을 위해 그림 6과 같이 두 쌍의 커패시터(0.1μF 값)이 생성된다(각 분할에서 두 개의 숫자)
커패시터 도입 전후에 SIwave에서 근거리 장 분석을 실행한다. 순 SPI1_SCK가 분할을 교차하는 영역에서 결과는 이전 조건의 경우 그림 7a/7b, 이후 조건의 경우 그림 7c/7 d와 같다.
EMI 스캐너의 위반은 사라지고 근거리 필드 플롯은 레벨 감소를 보여준다.
일반적으로 자동차 부품은 1미터 거리에서 CISPR 25 방사 방출 요건에 따라 테스트된다. 그림 8은 주파수 범위 30MHz ‒1GHz와 1미터 거리에서 PCB로 시뮬레이션 된 원거리 장의 비교 분석을 보여준다. 스티칭 커패시터를 포함하면 방출 레벨이 5~10dB 낮아진다. 단순화된 분석을 위해 CISPR 25의 두 가지 한계를 고려하면 28dBμV/m @ 41‒88MHz(TV 대역 I) 및 35dBμV/m @ 142‒175MHz(VHF)의 클래스 5피크 한계를 볼 수 있다. PCB는 스티칭 커패시터 없이 이러한 주파수 범위에서 비준수를 보여준다.
신호 참조 관련 PCB 설계 지침, 즉 net changing reference, net near edge of reference 와 net crossing split을 살펴보면 신호 참조가 PCB 수준에서 EMI 문제를 방지하는 데 중요한 역할을 한다.
PCB 수준에서 SIwave의 EMI 스캐너 시뮬레이션을 통해 이러한 EMI 문제를 조기에 식별할 수 있으므로 PCB 설계자가 설계를 변경한 다음 다시 시뮬레이션 하여 추가 구성 요소 및 시스템 수준 시뮬레이션이나 물리적 테스트를 위해 전달되기 전에 확신을 얻을 수 있다.